www.mjjq.net > vErilog小程序语法问题求解%%时钟管脚设置问题

vErilog小程序语法问题求解%%时钟管脚设置问题

你在你引脚声明的下面加上这句话 NET "cp" CLOCK_DEDICATED_ROUTE = FALSE; 因为这是时序约束造成的。 最后的样子是下面: NET "cp" CLOCK_DEDICATED_ROUTE = FALSE; NET "cp" LOC = B18; NET "din" LOC = G18; NET "dout[0]" LOC = J14; NET "d...

我也想知道…………

module accu(clock, reset, enable, out);input clock;input reset;input enable; output [3:0] out;reg [3:0] out;wire [3:0] outA = out + 1;always @(posedge clock or negedge reset) begin if(reset) out

clk2没有初始化,reset信号没有起作用。 有句话对初学者说了一百遍,也不差这一次: verilog是用来描述硬件的,不是用来像C语言那样写软件的。希望多理解硬件,再去写代码。

网站地图

All rights reserved Powered by www.mjjq.net

copyright ©right 2010-2021。
www.mjjq.net内容来自网络,如有侵犯请联系客服。zhit325@qq.com